SciHub
文献互助
期刊查询
一搜即达
科研导航
交流社区
登录
注册
发布
文献
求助
首页
我的求助
捐赠本站
yushen
Lv6
1
3030 积分
2022-06-28 加入
最近求助
最近应助
互助留言
Verilog-AMS: Mixed-signal simulation and cross domain connect modules
1个月前
已完结
VCS® MX/VCS®MXiT™Discovery Visualization EnvironmentUser Guide 0-2018.09-SP2
2个月前
已关闭
IEEE Standard for Test Access Port and Boundary-Scan Architecture
2个月前
已完结
1685-2022 - IEEE Standard for IP-XACT, Standard Structure for Packaging, Integrating, and Reusing IP within Tool Flows
10个月前
已完结
IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
1年前
已完结
1364-2005 - IEEE Standard for Verilog Hardware Description Language
1年前
已完结
IEEE Standard Letter Symbols for Quantities Used in Electrical Science and Electrical Engineering
1年前
已完结
面向FPGA的布局与布线技术研究综述
1年前
已完结
基于FPGA的DDR3内存控制器的设计与验证
1年前
已完结
2977-2021 - IEEE Standard for Adoption of MIPI Alliance Specification for A-PHY Interface (A-PHY) Version 1.0
1年前
已完结
没有进行任何应助
谢谢,
1个月前
帮大忙了,点赞
2个月前
get is,thanks!
10个月前
感谢
1年前
感谢,点赞
1年前
感谢,感谢
1年前
感谢
1年前
点赞,感谢
1年前
最近帖子
最近评论
没有发布任何帖子
没有发布任何评论