标题 |
A Low-Latency Memory-Efficient IPv6 Lookup Engine Implemented on FPGA Using High-Level Synthesis
一种基于高级综合的低延迟、高内存效率的IPv6查找引擎在FPGA上的实现
相关领域
计算机科学
查阅表格
可扩展性
现场可编程门阵列
延迟(音频)
以太网
内存带宽
计算机体系结构
嵌入式系统
计算机硬件
并行计算
操作系统
电信
|
网址 | |
DOI | |
其它 |
期刊: 作者:Thibaut Stimpfling; J. M. Pierre Langlois; N. Belanger; Yvon Savaria 出版日期:2018-05-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|