| 标题 |
 Critical path delay and leakage power reduction during test in deep submicron IC's 深亚微米集成电路测试过程中的临界路径延迟和泄漏功率降低
相关领域
泄漏（经济）
超大规模集成
消散
数字电子学
传播延迟
电子线路
电子工程
计算机科学
水准点（测量）
低功耗电子学
逻辑门
关键路径法
集成电路
功率（物理）
工程类
电气工程
物理
大地测量学
宏观经济学
经济
系统工程
地理
热力学
量子力学
功率消耗
|
| 网址 | |
| DOI | |
| 其它 |
期刊： 作者：P. Pattunnarajam; Reeba Korah 出版日期：2012-12-01 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
不配.
飲啖茶食個包
Zoo
坦率的匪
feng1235
xzy998
柴桑青木
pluto
风清扬
iNk
核桃
pcr163
linkman
Bio
Rubby
Wind
天天向上
8R60d8
昏睡的蟠桃
tianzml0
皖公网安备34019202002308
