| 标题 |
 书籍（章节） Design and Implementation of a Clock Generator Based on All Digital PLL (ADPLL) 一种基于全数字锁相环(ADPLL)的时钟发生器的设计与实现
相关领域
锁相环
时钟发生器
计算机科学
嵌入式系统
计算机硬件
电子工程
时钟信号
工程类
抖动
电信
|
| 网址 | |
| DOI | |
| 其它 |
期刊：BENTHAM SCIENCE PUBLISHERS eBooks 作者：Shashank Awasthi; Satya Prakash Yadav; M. B. Chhabra; Richa Gupta; Rajesh Pokhariyal 出版日期：2024-10-17 |
| 求助人 | |
| 下载 | 暂无链接，等待应助者上传 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
bc
遇上就这样吧
YifanWang
核桃
斯寜
andrele
剑指东方是为谁
morena
樱桃猴子
科目三
MchemG
ukz37752
iNk
mmyhn
田様
加菲丰丰
jyy
zho
HT
残幻
皖公网安备34019202002308
