标题 |
Monolithic 3D Semiconductor Footprint Scaling Exploration Based on VFET Standard Cell Layout Methodology, Design Flow, and EDA Platform
|
网址 | |
DOI | |
其它 |
期刊:IEEE Access 作者:Chung-Kuan Cheng; Chia-Tung Ho; Daeyeal Lee; Bill Lin 出版日期:2022-06-18 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |