标题 |
FPGA Based Hardware Accelerator Design for Convolution Process in Convolutional Neural Network
相关领域
计算机科学
现场可编程门阵列
卷积神经网络
核(代数)
卷积(计算机科学)
过程(计算)
延迟(音频)
硬件加速
深度学习
计算机硬件
计算机体系结构
吞吐量
嵌入式系统
计算机工程
并行计算
人工神经网络
人工智能
操作系统
电信
数学
组合数学
无线
|
网址 | |
DOI | |
其它 |
期刊:International Conference on Electrical Engineering and Informatics 作者:Ardian Dwi C; Trio Adiono; Nana Sutisna 出版日期:2021-10-12 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|