| 标题 |
A novel design of full adder cell for VLSI applications 一种新的VLSI全加器单元设计
相关领域
加法器
功率延迟产品
CMOS芯片
消散
串行二进制加法器
计算机科学
电子工程
晶体管
电气工程
超大规模集成
电压
功率(物理)
工程类
物理
热力学
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊:International Journal of Electronics 作者:O. Anjaneyulu; C. V. Reddy 出版日期:2022-04-05 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)