| 标题 |
  Investigation of timing margin in single-flux-quantum 4 bit adders for increasing clock frequency of gate-level-pipelined circuits 提高门级流水线电路时钟频率的单通量量子4位加法器定时裕度研究
相关领域
加法器
边距（机器学习）
电子线路
时钟频率
计算机科学
静态时序分析
磁通量量子
逻辑门
电子工程
物理
算法
工程类
超导电性
嵌入式系统
CMOS芯片
约瑟夫森效应
量子力学
机器学习
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Applied Physics Express 作者：Ikki Nagaoka; Tomoki Nakano; Ryota Kashima; Masamitsu Tanaka; Taro Yamashita; et al 出版日期：2024-05-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
Kao
Copyright
GingerF
潇洒的惋清
魔法屎尿屁
学术文献互助
不潮薯饼
Zephyrite
无极微光
Oyama
More
Haiverxin
儒雅的板栗
称心妙竹
jenningseastera
Criminology34
学霸业
核桃
诚心香菇
Fellow_Lee
皖公网安备34019202002308
