标题 |
A 3MHz-BW 3.6GHz digital fractional-N PLL with sub-gate-delay TDC, phase-interpolation divider, and digital mismatch cancellation
一种3MHz-BW 3.6 GHz带子门延时TDC、相位内插分频器和数字失配消除的数字小数N锁相环
相关领域
锁相环
dBc公司
相位噪声
CMOS芯片
分频器
偏移量(计算机科学)
电子工程
PLL多位
物理
计算机科学
电气工程
工程类
程序设计语言
|
网址 | |
DOI | |
其它 |
期刊: 作者:Marco Zanuso; Salvatore Levantino; Carlo Samori; A.L. Lacaita 出版日期:2010-02-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|