| 标题 |
 Design of Power Gated SRAM Cell for Reducing the NBTI Effect and Leakage Power Dissipation During the Hold Operation 用于降低NBTI效应和保持操作期间泄漏功耗的功率门控SRAM单元的设计
相关领域
PMOS逻辑
静态随机存取存储器
负偏压温度不稳定性
泄漏（经济）
晶体管
漏电功率
电子工程
备用电源
消散
可靠性（半导体）
功率（物理）
电气工程
电压
工程类
阈值电压
物理
量子力学
宏观经济学
热力学
经济
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Journal of Electronic Testing 作者：Abhishek Bhattacharjee; Abhishek Nag; Kaushik Das; Sambhu Nath Pradhan 出版日期：2022-02-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
yjh123
无极微光
忧郁翠彤
Kao
Nexus
Copyright
潇洒的惋清
cdercder
烟消云散
phdchem
Criminology34
GingerF
xjcy
OK
烂漫的碧玉
疯狂加载ing
xyz
Au_
Avalonx
yl666
皖公网安备34019202002308
