| 标题 |
Layout Optimization and Parasitic Reduction in Sub-60-nm nMOSFETs for Super-350-GHz f MAX 超350-GHz f MAX的亚60nm NMOSFET的布局优化和寄生降低
相关领域
符号
数学
算法
拓扑(电路)
计算机科学
组合数学
算术
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Electron Devices 作者:Jyh-Chyurn Guo; Jyun-Rong Ou 出版日期:2022-05-30 |
| 求助人 | |
| 下载 | |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|