标题 |
A Simulation Study of Scaling Capability toward 10nm for the 3D Stackable Gate-Controlled Thyristor (GCT) DRAM Device
三维可堆叠栅控晶闸管(GCT)DRAM器件向10nm扩展能力的仿真研究
相关领域
德拉姆
与非门
电气工程
材料科学
晶体管
光电子学
缩放比例
电容器
延迟时间
计算机科学
逻辑门
计算机硬件
电压
工程类
半导体存储器
内存控制器
数学
几何学
|
网址 | |
DOI | |
其它 |
期刊: 作者:Wei‐Chen Chen; Hang-Ting Lue; Tzu-Hsuan Hsu; Keh-Chung Wang; Chih‐Yuan Lu 出版日期:2023-05-01 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|