| 标题 |
 1-bit full adder design using next generation semiconductor devices and performance benchmarking at low supply voltages 使用下一代半导体器件的1位全加器设计及低电源电压性能基准测试
相关领域
加法器
电子工程
晶体管
泄漏（经济）
计算机科学
电子线路
阈下传导
超大规模集成
MOSFET
电气工程
电压
CMOS芯片
工程类
宏观经济学
经济
|
| 网址 | |
| DOI | |
| 其它 |
期刊：International journal of system assurance engineering and management 作者：S. Lakshmanachari; Sadulla Shaik; G. S. R. Satyanarayana; Inapudi Vasavi; Vallabhuni Vijay; et al 出版日期：2023-10-25 |
| 求助人 | |
| 下载 | |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
SYLH
卡卡西
nozero
昏睡的蟠桃
cdercder
科研助手6
sunyz
粗心的绾绾
子车茗
iNk
平常的毛豆
蓝调爱科研
许甜甜鸭
bc
chever
椰子在长江送礼物
蛇虫鼠蚁
乐乐乐乐乐乐
失眠醉易
冰魂
皖公网安备34019202002308
