| 标题 |
 Multiplying delay locked loop (MDLL) in time-to-digital conversion 时间-数字转换中的倍增延迟锁定环（MDLL）
相关领域
CMOS芯片
计算机科学
循环（图论）
插值（计算机图形学）
电子工程
区间（图论）
延迟计算
锁相环
延迟锁定回路
传播延迟
控制理论（社会学）
抖动
工程类
电信
数学
组合数学
帧（网络）
人工智能
控制（管理）
|
| 网址 | |
| DOI | |
| 其它 |
期刊： 作者：Jussi-Pekka Jansson; A. Mantyniemi; Juha Kostamovaara 出版日期：2009-05-01 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
jenningseastera
pluto
冰魂
qiao
平常的毛豆
HEAUBOOK
HEIKU
忐忑的黑猫
bc
午见千山
科研小民工
余味
乐乐
iNk
森鹿
阔达斑马
827584450
CyrusSo524
Rye227
桐桐
皖公网安备34019202002308
