| 标题 |
 Design of the Self-Biased PLL Based Low-Power Low-Jitter Multi-Phase Clock Generator: An Overview (Invited Paper) 基于自偏置锁相环的低功耗低抖动多相时钟发生器的设计：概述（特邀论文）
相关领域
锁相环
抖动
时钟发生器
计算机科学
发电机（电路理论）
功率（物理）
低功耗电子学
相位噪声
电气工程
电子工程
相（物质）
时钟信号
电信
工程类
物理
功率消耗
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊： 作者：M. Gao; Zhongming Wei; Yongzheng Zhan; Zhao Zhang 出版日期：2024-08-28 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
斯寜
827584450
YifanWang
bc
月下独酌42
nenoaowu
典雅问寒
科研小民工
jyy
yang
今天只做一件事
eee
Oracle
maox1aoxin
加菲丰丰
Li
非而者厚
华仔
zho
Leon
皖公网安备34019202002308
