| 标题 |
Design and Experimental Verification of a 6.25-GHz PLL for Harsh Temperature Conditions in 65-nm CMOS Technology 65nm CMOS工艺中恶劣温度条件下6.25 GHz PLL的设计与实验验证
相关领域
CMOS芯片
锁相环
电子工程
PLL多位
材料科学
温度测量
电气工程
计算机科学
光电子学
工程类
抖动
物理
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Instrumentation and Measurement 作者:Marco Mestice; Gabriele Ciarpi; Daniele Rossi; Sergio Saponara 出版日期:2024-01-01 |
| 求助人 | |
| 下载 | |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|