| 标题 |
37.3 A 2nm All-Digital 14.4Gb/s/pin LPDDR6 PHY with Quarter-Rate Clocking Architecture and Multi-Level FIFO-Based Speculative DFE |
| 网址 | |
| DOI | |
| 其它 |
期刊:2026 IEEE International Solid-State Circuits Conference (ISSCC) 作者:Yoonjae Choi; Daero Kim; Myunggon Kim; Sangmin Lee; Hansol Kang; et al 出版日期:2026 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
PDF的下载单位、IP信息已删除
(2025-6-4)