标题 |
A 14-nm Ultra-Low Jitter Fractional-N PLL Using a DTC Range Reduction Technique and a Reconfigurable Dual-Core VCO
采用DTC量程缩减技术和可重构双核VCO的14nm超低抖动分数N锁相环
相关领域
抖动
压控振荡器
锁相环
相位噪声
电子工程
物理
功勋
数学
电气工程
光学
电压
工程类
|
网址 | |
DOI | |
其它 |
期刊:IEEE Journal of Solid-state Circuits 作者:Wanghua Wu; Chih-Wei Yao; Chengkai Guo; Pei-Yuan Chiang; Lei Chen; et al 出版日期:2021-09-21 |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|