| 标题 |
34.4 A 3nm, 32.5TOPS/W, 55.0TOPS/mm2 and 3.78Mb/mm2 Fully-Digital Compute-in-Memory Macro Supporting INT12 × INT12 with a Parallel-MAC Architecture and Foundry 6T-SRAM Bit Cell 34.4 A 3nm、32.5 TOPS/W、55.0 TOPS/mm2和3.78 MB/mm2全数字内存计算宏,支持INT12 × INT12,采用并行MAC架构和代工6T-SRAM位单元
相关领域
宏
计算机科学
并行计算
物理
计算科学
程序设计语言
|
| 网址 | |
| DOI | |
| 其它 |
期刊:2024 IEEE International Solid-State Circuits Conference (ISSCC) 作者:Hidehiro Fujiwara; Haruki Mori; Wei-Chang Zhao; Kinshuk Khare; Cheng-En Lee; et al 出版日期:2024-03-14 |
| 求助人 | |
| 下载 | 求助已完成,仅限求助人下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|