| 标题 |
 Buried power rail integration for CMOS scaling beyond the 3 nm node 相关领域
CMOS芯片
业务流程重组
节点（物理）
缩放比例
可靠性（半导体）
材料科学
薄脆饼
计算机科学
功率（物理）
电子工程
电气工程
光电子学
工程类
物理
制造工程
结构工程
数学
精益制造
量子力学
几何学
|
| 网址 | |
| DOI | |
| 其它 |
期刊： 作者：Anshul Gupta; Zheng Tao; D. Radisic; Hans Mertens; Olalla Varela Pedreira; et al 出版日期：2022-05-25 |
| 求助人 | |
| 下载 | 暂无链接，等待应助者上传 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
无极微光
Criminology34
buno
BowieHuang
pluto
Stella
yznfly
子车茗
nn
eric888
蓝天
在这无人的城堡肆无忌惮的奔跑
舒心凡
玄风
彭于彦祖
lmy9988
蚊蚊爱读书
花源
spc68
zhonglv7
乐空思
wuyao
ceeray23
邓佳鑫Alan
皖公网安备34019202002308
