| 标题 |
[高分]
  Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools 相关领域
计算机科学
考试（生物学）
断层（地质）
故障覆盖率
可靠性工程
自动测试模式生成
晶体管
嵌入式系统
电气工程
电子线路
电压
工程类
生物
地质学
古生物学
地震学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEICE Transactions on Information and Systems 作者：Yoshinobu Higami; Kewal K. Saluja; H. TAKAHASHI; S. Kobayashi; Yasushi Takamatsu 出版日期：2008-03-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
BowieHuang
ceeray23
Criminology34
Stella
VDC
无极微光
子车茗
小青椒
老福贵儿
殷勤的紫槐
好好
大龙哥886
戴云溥
寻找组织
Zx_1993
hovumath
正己化人
无情的踏歌
风清扬
pluto
寻道图强
无解
mmyhn
AD
皖公网安备34019202002308
