| 标题 |
Low-Power Redundant-Transition-Free TSPC Dual-Edge-Triggering Flip-Flop Using Single-Transistor-Clocked Buffer 采用单晶体管时钟缓冲器的低功耗无冗余转换TSPC双沿触发触发器
相关领域
触发器
晶体管
CMOS芯片
关键路径法
计算机科学
传输门
功率延迟产品
低功耗电子学
功率(物理)
计算机硬件
并行计算
功率消耗
电气工程
加法器
电压
工程类
物理
系统工程
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Very Large Scale Integration (VLSI) Systems 作者:Zisong Wang; Peiyi Zhao; Tom Springer; Congyi Zhu; Jaccob Mau; et al 出版日期:2023-03-09 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|