标题 |
![]() 32.2采用数时转换器范围缩小技术的14nm模拟采样分数N PLL,在接近整数通道实现80fs积分抖动和93fs
相关领域
锁相环
抖动
压控振荡器
相位噪声
电子工程
PLL多位
三角积分调变
量化(信号处理)
控制理论(社会学)
采样(信号处理)
过采样
计算机科学
CMOS芯片
物理
探测器
工程类
算法
电气工程
电信
电压
控制(管理)
人工智能
|
网址 | |
DOI | |
其它 |
期刊:2022 IEEE International Solid- State Circuits Conference (ISSCC) 作者:Wanghua Wu; Chih-Wei Yao; Chengkai Guo; Pei-Yuan Chiang; Pak-Kim Lau; et al 出版日期:2021-02-13 |
求助人 | |
下载 | |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|