| 标题 |
A 0.65-to-1V-VDD 10.5-to-11.85GHz Fractional-N Sampling PLL Achieving 71.47fs Integrated Jitter and |
| 网址 | |
| DOI | |
| 其它 |
期刊:2026 IEEE International Solid-State Circuits Conference (ISSCC) 作者:Yixi Li; Junjie Chen; Xinyu Shen; Jie Yang; Jian Liu; et al 出版日期:2026 |
| 求助人 | |
| 下载 | 求助已完成,仅限求助人下载。 |
PDF的下载单位、IP信息已删除
(2025-6-4)