| 标题 |
Low power, less occupying area, and improved speed of a 4-bit router/rerouter circuit for low-density parity-check (LDPC) decoders 用于低密度奇偶校验(LDPC)解码器的4位路由器/重路由器电路的低功率、较少占用面积和改进的速度
相关领域
多路复用器
解复用器
计算机科学
加法器
电子工程
电子线路
低密度奇偶校验码
计算机硬件
CMOS芯片
多路复用
电气工程
解码方法
工程类
算法
电信
|
| 网址 | |
| DOI | |
| 其它 |
期刊:F1000Research 作者:C. Senthilpari; Rosalind Deena Kumari; Lini Lee 出版日期:2022-01-05 |
| 求助人 | |
| 下载 | |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|