| 标题 |
 Analysis Optimum Sizing of 12 T PCSA for High Speed Soft Error Tolerant Logic Circuits Design 相关领域
NMOS逻辑
静态随机存取存储器
软错误
PMOS逻辑
电子工程
计算机科学
通流晶体管逻辑
旋转扭矩传递
电气工程
电子线路
感测放大器
CMOS芯片
计算机硬件
工程类
数字电子学
电压
半导体存储器
晶体管
物理
量子力学
磁场
磁化
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Journal of Electrical Engineering and Technology 作者：A. Ranjani Aruna; J. Kamala; C. R. S. Hanuman; Dhandapani Vaithiyanathan 出版日期：2022-05-02 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
Copyright
无极微光
yjh123
cdercder
烂漫的碧玉
Kao
潇洒的惋清
Criminology34
烟消云散
Avalonx
乐空思
GingerF
Au_
小米
OK
lizishu
核桃
朴素的鼠标
学术文献互助
疯狂加载ing
皖公网安备34019202002308
