HBM-SoftMC: An FPGA-based Testing Infrastructure for HBM

High Bandwidth Memory(HBM)는 DRAM 다이(die)들을 적층한 높은 대역폭을 가지는 메모리이며, GPU나 가속기 등에서 활발히 사용되고 있다. 다른 종류의 메모리처럼 HBM 또한 공정이 미세화되면서, DRAM 셀(cell)에 저장된 데이터가 의도치 않게 바뀌는 데이터 신뢰도의 문제가 더욱 심각해지고 있다. 하지만 기존의 소프트웨어 기반의 HBM 시뮬레이터들은 실제 HBM의 DRAM 셀들의 데이터를 확인할 수 없어 데이터 신뢰도 문제를 검증할 수 없다. 실제 HBM에서 테스트하는 이전의 인프라스트럭처(infrastructure)들 또한 DRAM 명령어들의 실행순서를 바꾸지 못하기 때문에, 원하는 순서로 DRAM 명령어들을 실행시키는 것이 어렵다. 본 논문은 C++을 기반으로 FPGA의 HBM을 DRAM 명령어 단위로 동작시키고, 명령어 사이의 시간 간격을 제약 없이 자유롭게 제어하여 테스트할 수 있는 인프라스트럭처인 HBM-SoftMC를 제안한다. 우리는 HBM-SoftMC를 통해 데이터 신뢰도 문제인 retention time과 Row Hammer 실험을 진행하였고, 타이밍 제약을 지키지 않는 in-DRAM row-copy를 구현하여 각 DRAM 셀의 데이터 변화를 확인하였다.