| 标题 |
A 6.5-to-6.9-GHz SSPLL with Configurable Differential Dual-Edge SSPD Achieving 44-fs RMS Jitter, -260.7-dB FOMJitter, and -76.5-dBc Reference Spur |
| 网址 | |
| DOI | |
| 其它 |
期刊:2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) 作者:Tianle Chen; Hongyu Ren; Zunsong Yang; Yunbo Huang; Xianghe Meng; et al 出版日期:2024-06-16 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
PDF的下载单位、IP信息已删除
(2025-6-4)