| 标题 |
 A 1.8-V GPIO With Design-Technology-Reliability Co-Optimization in Sub-3-nm GAA-NS Technology 亚3纳米GAA-NS工艺中设计-工艺-可靠性协同优化的1.8 V GPIO
相关领域
可靠性（半导体）
共同设计
计算机科学
嵌入式系统
可靠性工程
计算机体系结构
工程类
物理
功率（物理）
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEEE Journal of Solid-State Circuits 作者：Wen-Chieh Chen; Shih‐Hung Chen; Man-Ching Huang; Shu-Wei Chang; Geert Hellings; et al 出版日期：2024-01-01 |
| 求助人 | |
| 下载 | 求助已完成，仅限求助人下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
hjyylab
cdercder
SYLH
昏睡的蟠桃
挖掘机
彭于彦祖
coolkid
wangrblzu
hanzhipad
孙燕
jenningseastera
小粽子
iNk
科研助手6
zho
Singularity
平常的毛豆
HEIKU
22222
SCINEXUS
皖公网安备34019202002308
