| 标题 |
A low-voltage input buffer with linearity-enhancement scheme for a 500MS/s Pipelined-SAR ADC achieving SFDR 79dBc |
| 网址 | |
| DOI |
暂未提供,该求助的时间将会延长,查看原因?
|
| 求助人 | |
| 下载 | 暂无链接,等待应助者上传 |