| 标题 |
A Reliable and High-Speed 6T Compute-SRAM Design With Dual-Split-V DD Assist and Bitline Leakage Compensation 相关领域
静态随机存取存储器
CMOS芯片
计算机科学
泄漏(经济)
并行计算
算法
计算机工程
计算机硬件
电子工程
工程类
宏观经济学
经济
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Very Large Scale Integration (VLSI) Systems 作者:Yuqi Wang; Shen Zhang; Yifei Li; Jian Chen; Wenfeng Zhao; et al 出版日期:2023-02-14 |
| 求助人 | |
| 下载 | 暂无链接,等待应助者上传 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)