| 标题 |
[高分]
 Proficient Technique for High Performance Very Large-Scale Integration System to Amend Clock Gated Dual Edge Triggered Sense Amplifier Flip-Flop with Less Dissipation of Power Leakage 相关领域
感测放大器
NMOS逻辑
信号边缘
触发器
晶体管
时钟信号
电气工程
计算机科学
时钟选通
放大器
PMOS逻辑
功率选通
电子工程
工程类
电子线路
电压
时钟偏移
CMOS芯片
模拟信号
传输（电信）
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Journal of Nanoelectronics and Optoelectronics 作者：A. N. Duraivel; B. Paulchamy; K. Mahendrakan 出版日期：2021-04-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
cdercder
dde
无极微光
AllRightReserved
HFH
猪猪hero
嘻嘻哈哈
Rainyin
张欢馨
arniu2008
科研狗
OK
GingerF
eric888
蓝天
lizishu
369ninja
乐空思
Dean
尊嘟假嘟
皖公网安备34019202002308
