| 标题 |
A Cryo-CMOS 4–5.9-GHz Fractional-N Cascaded PLL Achieving 36.9-fsrms Integrated Jitter and −69.1-dBc Fractional Spur 相关领域
锁相环
抖动
dBc公司
压控振荡器
CMOS芯片
丁坝
相位噪声
炸薯条
电子工程
PLL多位
电气工程
物理
Transmon公司
功勋
功率(物理)
信号(编程语言)
采样(信号处理)
相位检测器
分频器
计算机科学
数控振荡器
量化(信号处理)
控制理论(社会学)
探测器
电流模式逻辑
相(物质)
电压
材料科学
信号发生器
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Very Large Scale Integration (VLSI) Systems 作者:Wenqiang Huang; Xuanyan Liu; Gangxu Gu; Tiefu Li; W. H. Wang; et al 出版日期:2026-01-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)