标题 |
A 32-Gb/s 0.46-pJ/bit PAM4 CDR Using a Quarter-Rate Linear Phase Detector and a Low-Power Multiphase Clock Generator
采用四分之一速率线性鉴相器和低功耗多相时钟发生器的32 Gb/s 0.46PJ/bit PAM4 CDR
相关领域
抖动
时钟发生器
锁相环
相位检测器
探测器
CMOS芯片
计算机科学
电子工程
功率(物理)
时钟恢复
时钟频率
误码率
时钟信号
电气工程
物理
电压
工程类
电信
频道(广播)
量子力学
|
网址 |
求助人暂未提供
|
DOI |
暂未提供,该求助的时间将会延长,查看原因?
|
其它 | 2019 IEEE Asian Solid-State Circuits Conference (A-SSCC) |
求助人 | |
下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|