| 标题 |
 Implementation of Low-Power 6–8 b 30–90 GS/s Time-Interleaved ADCs With Optimized Input Bandwidth in 32 nm CMOS 32 nm CMOS中低功耗6-8 b 30-90 GS/s时间交错ADC的优化输入带宽实现
相关领域
CMOS芯片
带宽（计算）
电子工程
交错
多路复用器
转换器
奈奎斯特-香农抽样定理
奈奎斯特频率
比较器
计算机科学
三角积分调变
电压
电气工程
工程类
多路复用
电信
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEEE journal of solid-state circuits 作者：Lukas Kull; Jan Plíva; Thomas Toifl; M. Schmatz; Pier Andrea Francese; et al 出版日期：2016-03-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
剑指东方是为谁
bc
cdercder
平常的毛豆
Luminous
飞快的泥猴桃
jyy
LaTeXer
MchemG
昏睡的蟠桃
就叫柠檬吧
Russula_Chu
Li
余味
繁荣的心情
WaitP
斯寜
SYLH
Alex
Billy
皖公网安备34019202002308
