| 标题 |
Vertically stacked gate-all-around Si nanowire transistors: Key Process Optimizations and Ring Oscillator Demonstration |
| 网址 | |
| DOI |
10.1109/iedm.2017.8268511
doi
|
| 其它 |
期刊:2017 IEEE International Electron Devices Meeting (IEDM) 作者:H. Mertens; R. Ritzenthaler; V. Pena; G. Santoro; K. Kenis; et al 出版日期:2018-01-31 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
PDF的下载单位、IP信息已删除
(2025-6-4)