| 标题 |
 A transistor-stacking-based SRAM architecture for power reduction with high speed and high reliability 相关领域
可靠性（半导体）
静态随机存取存储器
节点（物理）
晶体管
逆变器
还原（数学）
心烦意乱
功率（物理）
计算机科学
电子工程
功率消耗
堆积
国家（计算机科学）
电气工程
嵌入式系统
逻辑门
模具（集成电路）
功率半导体器件
工程类
故障率
传输门
漏电功率
NMOS逻辑
电路设计
随机存取存储器
软错误
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Microelectronics and reliability 作者：Shuo Cai; Zhu Huang; Mao-Xuan Wei; Fei Yu 出版日期：2026-07-01 |
| 求助人 | |
| 下载 | |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
无极微光
坚强冰枫
v0id
null
dbz
aaaa
prigogin
DW
我就吃一口
乐空思
OK
xing_xing
蓝天
小荷才露尖尖角
牧青
invisight
初景
只争朝夕
xiahan
斯文的飞雪
皖公网安备34019202002308
