| 标题 |
[高分]
 Design of a Fast Locking Delay-Locked-Loop with Timing Skew Self Calibration Based on 65 nm CMOS Process 相关领域
歪斜
循环（图论）
延迟锁定回路
CMOS芯片
计算机科学
校准
过程（计算）
电子工程
锁相环
实时计算
光电子学
抖动
材料科学
数学
工程类
电信
统计
操作系统
组合数学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Nanoscience and Nanotechnology Letters 作者：Jing Li; Yang Liu; Shuangyi Wu; Chang Yang; Ning Ning; et al 出版日期：2014-11-08 |
| 求助人 | |
| 下载 | 暂无链接，等待应助者上传 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
竹筏过海
ceeray23
tuanheqi
GingerF
eric888
加缪
mtt
xu1227
生动梦松
ZhaohuaXie
着急的孤容
Zoom
浮游
pcr163
12
YifanWang
科目三
不配.
mmyhn
小二郎
wop111
从容芮
nenoaowu
4645
Dr_Fang
研友_alan
深情安青
leslie
皖公网安备34019202002308
