Миниатюрный кодек коррекции многобитных смежных ошибок на базе FPGA для применения в SRAM

Для защиты данных в статической памяти SRAM от мультибитных сбоев MBU (multiple bit upsets) обычно используются корректирующие коды для случайных и смежных ошибок. Эти сбои MBU, обусловленные излучением сигнала, являются серьезной проблемой надежности статической памяти произвольного доступа SRAM (static random access memory). В результате множество смежных бит памяти искажаются, и значимая часть информации теряется. Для смягчения указанных проблем, в SRAM предпочтительнее использовать корректирующие коды многобитных смежных ошибок. В данной работе предлагаются коды «коррекция единичных ошибок–обнаружение двойных ошибок–коррекция двойных смежных ошибок» SEC-DED-DAEC (single error correction–double error detection–double adjacent error correction). Производительность предложенных кодов SEC-DED-DAEC оценивается с точки зрения таких параметров, как занимаемая площадь и задержка распространения. Теоретическое верхнее значение занимаемой площади предложенного кода как минимум на 49,98% меньше, по сравнению с аналогичной конструкцией. Также предложенная конструкция дает меньшее значение задержки критического пути распространения приблизительно на 28,79% в сравнении с существующими конструкциями. Достигнутые улучшения площади, выраженные через количество элементов LUT (look up table) и задержки распространения, составили 22,69% и 29,98% соответственно, по сравнению с другими кодами, реализованными на платформе FPGA. Предложенные коды могут быть встроены в SRAM.