| 标题 |
Design and Validation of a V-Gate n-MOSFET-Based RH CMOS Logic Circuit with Tolerance to the TID Effect 基于V栅n-MOSFET的RH CMOS逻辑电路的设计与验证
相关领域
CMOS芯片
MOSFET
与非门
逻辑门
栅氧化层
吸收剂量
电子工程
等效门电路
集成电路
电气工程
材料科学
光电子学
工程类
辐射
晶体管
物理
电压
光学
|
| 网址 | |
| DOI | |
| 其它 |
期刊:Electronics 作者:Donghan Ki; Min-Woong Lee; Nam-Ho Lee; Seong-Ik Cho 出版日期:2023-08-03 |
| 求助人 | |
| 下载 | |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|