| 标题 |
Power efficient multiplier using Vedic algorithm and self bias transistor technique 基于Vedic算法和自偏置晶体管技术的功率高效乘法器
相关领域
乘数(经济学)
加法器
CMOS芯片
4位
晶体管
计算机科学
电子工程
逻辑门
数字信号处理
算术
算法
计算机硬件
数学
电气工程
工程类
电压
宏观经济学
经济
|
| 网址 | |
| DOI | |
| 其它 |
期刊:International Journal of Electronics 作者:Kuldeep Choudhary; Sunil Jadav; Shubham Tayal; Preet Kaur; Lalit Rai; et al 出版日期:2022-11-04 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|