| 标题 |
 A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging 相关领域
PMOS逻辑
NMOS逻辑
材料科学
光电子学
逻辑门
金属浇口
铜互连
硅
晶体管
电气工程
互连
电介质
栅氧化层
计算机科学
工程类
电压
计算机网络
|
| 网址 | |
| DOI | |
| 其它 |
期刊：International Electron Devices Meeting 作者：K. Mistry; R. Chau; Changhwan Choi; G. Ding; K. Fischer; et al 出版日期：2007-12-01 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
GingerF
秋风
Nole
Sapphire
dew
Syening
cdercder
无极微光
Kao
Anonymous
聊赠一枝春
DW
Wells
OK
if
赵赶超
heekkll
ahuyv
小荷才露尖尖角
故意的以亦
皖公网安备34019202002308
