| 标题 |
 Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM by Self-Adjusting Wordline Pulse Timing 通过自调整字线脉冲时序实现同步2RW双端口8T SRAM的干扰感知动态功耗降低
相关领域
静态随机存取存储器
计算机科学
还原（数学）
功率（物理）
端口（电路理论）
电子线路
宏
随机存取
访问时间
脉冲宽度调制
计算机硬件
嵌入式系统
阻塞（统计）
电压
电子工程
电气工程
计算机网络
工程类
数学
量子力学
物理
几何学
程序设计语言
|
| 网址 | |
| DOI | |
| 其它 |
期刊：IEEE Journal of Solid-State Circuits 作者：Yoshisato Yokoyama; Koji Nii; Yuichiro Ishii; Shinji Tanaka; Kazutoshi Kobayashi 出版日期：2022-12-30 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
Nole
东方元语
cdercder
张欢馨
呵呵
OK
昏睡的蟠桃
MozzieMiao
Kao
aajhajkahna
xing_xing
可爱的小paper
cat
v0id
认真芷容
sagitar
yjh123
Nexus
丰富语蕊
七听
皖公网安备34019202002308
