| 标题 |
[高分]
 Parasitic Capacitance and Resistance Model Development and Optimization of Raised Source/Drain SOI FinFET Structure for Analog Circuit Applications 用于模拟电路应用的凸起源/漏SOI FinFET结构的寄生电容和电阻模型开发和优化
相关领域
绝缘体上的硅
寄生电容
电容
材料科学
光电子学
寄生元件
电子工程
电气工程
工程类
物理
硅
电极
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Journal of Nanoelectronics and Optoelectronics 作者：Neeraj Jain; Balwinder Raj 出版日期：2018-03-27 |
| 求助人 | |
| 下载 | 暂无链接，等待应助者上传 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
浮游
LaTeXer
Dean
ephore
竹筏过海
小青椒
ccc2
朝阳区李知恩
加缪
leaolf
彭于彦祖
GingerF
唐泽雪穗
不配.
菠菜
Gxmmmm_
GPTea
馆长
无极微光
pcr163
聪慧的正豪
zcl
风清扬
iNk
8R60d8
从容芮
生动梦松
Criminology34
皖公网安备34019202002308
