| 标题 |
Design Method of Vertical Lattice Loop Structure for Parasitic Inductance Reduction in a GaN HEMTs-Based Converter GaN HEMTs基变换器中降低寄生电感的垂直晶格环路结构设计方法
相关领域
材料科学
氮化镓
高电子迁移率晶体管
电感
寄生元件
光电子学
宽禁带半导体
晶体管
寄生电容
电压
电子工程
电容
电气工程
物理
工程类
复合材料
电极
量子力学
图层(电子)
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Access 作者:Si-Seok Yang; Sung-Soo Min; Chan-Hyeok Eom; Rae-Young Kim; Gi-Young Lee 出版日期:2022-01-01 |
| 求助人 | |
| 下载 | 暂无链接,等待应助者上传 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|