| 标题 |
Compact modeling of the effects of parasitic internal fringe capacitance on the threshold voltage of high-k gate-dielectric nanoscale SOI MOSFETs 寄生内条纹电容对高k栅介质纳米SOI MOSFET阈值电压影响的紧凑模拟
相关领域
材料科学
电容
栅极电介质
阈值电压
电介质
介电常数
绝缘体上的硅
寄生电容
栅氧化层
光电子学
高-κ电介质
电压
电极
电气工程
硅
物理
晶体管
工程类
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊:IEEE Transactions on Electron Devices 作者:M. Jagadesh Kumar; Santosh Kumar Gupta; Vivek Venkataraman 出版日期:2006-04-01 |
| 求助人 | |
| 下载 | |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|