| 标题 |
 Design of Low-Power 10-Transistor Full Adder Using GDI Technique for Energy-Efficient Arithmetic Applications 基于GDI技术的低功耗10晶体管全加器的节能算术应用设计
相关领域
加法器
PMOS逻辑
多路复用器
NMOS逻辑
串行二进制加法器
功率延迟产品
晶体管
CMOS芯片
计算机科学
晶体管计数
异或门
减法器
电子工程
算术
逻辑门
电气工程
工程类
数学
算法
电压
多路复用
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Circuits Systems and Signal Processing 作者：T. Nirmalraj; S.K. Pandiyan; Rakesh Kumar Karan; R. Sivaraman; Rengarajan Amirtharajan 出版日期：2023-01-07 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
DW
无极微光
秋风
xing_xing
aaaa
Nole
cdercder
学术文献互助
Criminology34
李杰杰
安详香旋
Enigma_GEB
修仙中
OK
昏睡的蟠桃
the_coco
Lo
我能私信骂你吗
科研狗
初景
皖公网安备34019202002308
