| 标题 |
A 16Gb 12.7Gb/s/pin LPDDR5-Ultra-Pro DRAM with 4-Phase Self-Calibration and AC-Coupled Transceiver Equalization in a 5th-Generation 10nm DRAM Process 16GB 12.7 Gb/s/引脚LPDDR5-Ultra-Pro DRAM,采用第5代10nm DRAM工艺,具有4相自校准和交流耦合收发器均衡
相关领域
德拉姆
收发机
均衡(音频)
校准
相(物质)
光电子学
过程(计算)
剥离(纤维)
材料科学
电气工程
计算机科学
电子工程
物理
工程类
解码方法
电信
CMOS芯片
量子力学
操作系统
|
| 网址 | |
| DOI | |
| 其它 |
期刊: 作者:Jin‐Hyeok Baek; Janghoo Kim; Yoo‐Chang Sung; Jaewoo Jeong; Jin‐Kwan Park; et al 出版日期:2025-02-16 |
| 求助人 | |
| 下载 | 求助已完成,仅限求助人下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|