| 标题 |
A 6.65-to-7.75GHz Fractional-N Digital PLL with Analog Pre-Distortion DTC Implementing 2nd/3rd-Order Calibration and Achieving −65.7dBc Fractional Spur and 154fs Integrated Jitter 6.65至7.75 GHz分数N数字PLL,具有模拟预失真DTC,可实现二阶/三阶校准,实现−65.7 dBc分数杂散和154fs积分抖动
相关领域
丁坝
抖动
锁相环
校准
失真(音乐)
订单(交换)
计算机科学
电子工程
数学
电信
带宽(计算)
工程类
统计
放大器
结构工程
财务
经济
|
| 网址 | |
| DOI | |
| 其它 |
期刊:2022 IEEE Custom Integrated Circuits Conference (CICC) 作者:Daxu Zhang; Dingxin Xu; Hòngyé Huáng; Waleed Madany; Zezheng Liu; et al 出版日期:2025-04-13 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
|
温馨提示:该文献已被科研通 学术中心 收录,前往查看
科研通『学术中心』是文献索引库,收集文献的基本信息(如标题、摘要、期刊、作者、被引量等),不提供下载功能。如需下载文献全文,请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)