| 标题 |
A 28nm 11.2-to-20-GHz PLL-based 16-Phase Clock Generator with High-Order-Mode Ring Oscillator Achieving 24.3-fs Jitter for 320-Gsps-Sample-Rate Data Converter |
| 网址 | |
| DOI | |
| 其它 |
期刊:2026 IEEE Custom Integrated Circuits Conference (CICC) 作者:Zonglin Ye; Longxiang Hou; Yuxuan Sun; Yuhan Ding; Yixuan Wen; et al 出版日期:2026-04-19 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时,文件已从服务器自动删除,无法下载。 |
PDF的下载单位、IP信息已删除
(2025-6-4)